**Opis zadatka**

Pomoću **CCP1** modula odrediti faktor ispune (duty cycle) pravougaonih impulsa koji se dovode na pin RC2/P1A/CCP1 PIC mikrokontrolera. **CCP1** modul konfigurisati da radi u režimu hvatanja (capture) prvo na rastuću ivicu, a zatim na opadajuću ivicu pravougaonog impulsa na pin RC2/P1A/CCP. Pretpostaviti da je frekvencija oscilatora FOSC=20 MHz. Koristiti interapt metod za opsluživanje **CCP1** modula. Postaviti da tajmer **TMR1** ima najduži ciklus. Izmjereni faktor ispune prikazati na LCD displeju koji treba biti povezan na PORTD.



|  |  |
| --- | --- |
| Lista povezivanja | |
| Port mikrokontrolera | Vanjske komponente |
| RD0 | LED0 |
| RD1 | LED1 |
| RD2 | LED2 |
| RD3 | LED3 |
| RD4 | LED4 |
| RD5 | LED5 |
| RD6 | LED6 |
| RD7 | LED7 |

**Analiza rješenja zadatka**

**Algoritam rada**

Za mjerenja faktora ispune pravougaonih impulsa TIN primjenjen je sljedeći algoritam:

1. Sa kontrolnim bitovima **CCP1M3:CCP1M0** podesiti da **CCP1** modul prvo "hvata" svaku rastuću ivicu ulaznih pravougaonih impulsa i omogućiti interap od strane **CCP1** modula

2. Konfigurisati **TMR1** tako da ima najduži priod TTMR1 sa djeliteljem 1:1 (bitovi **T1CKPS1**, **T1CKPS0**) i omogućiti njegov interapt

3. uvećati brojač ivica ulaznog signala ***ccp\_count*** za jedan

4. obrisati **CCP1IF**

4. U dijelu interapt rutine koja opslužuje CCP modul i koji se izvršava pri svakoj rastućoj ivici pravougaonog impulsa uraditi sljedeće:

* u promjenjivu ***first\_ccp\_capture*** kopirati trenutnu vrijednost registra **CCPR1** koja odgovara periodu ulaznih impulsa TON
* u registre **TRM1H** i **TRM1L** upisati **TRM1H = 0x00h** i **TRM1L = 0x00h** čime se početak rada tajmera **TMR1** sinhronizuje sa rastućim ivicama ulaznog pravougaonog impulsa kao što je prikazano na slici.
* promijenti sadržaj registra **CCP1CON** tako da se omogući "hvatanje" na opadajuću ivicu ulaznih impulsa



5. U dijelu interapt rutine koja opslužuje CCP modul i koji se izvršava pri svakoj opadajućoj ivici pravougaonog impulsa uraditi sljedeće:

* u promjenjivu ***second\_ccp\_capture*** kopirati trenutnu vrijednost registra **CCPR1** koja odgovara trajanju periodu ulaznih impulsa TON
* promijenti sadržaj registra **CCP1CON** tako da se omogući "hvatanje" na svaku rastuću ivicu ulaznih impulsa
* obrisati brojač ivica ulaznog signala ***ccp\_count***

**Konfiguracija TMR1**

**TMR1** konfiguriše se preko **T1CON** registra, čiji je izgled prikazan na slici.



Bitovi **T1CON** registra za konfiguraciju **TMR1** u ovom zadatku imaju sljedeća značenja:

* **T1CKPS1, T1CKPS0 – Timer 1 Clock Prescaler Select bits**

Binarna kombinacija ovih bitova određuje faktor dijeljenja signala FOSC/4 prema datoj tabeli.



* **TMR1CS - Clock Source Select bit**

1 – Broje se impulsi dovedeni na I/O pin T1CKI (uzlazna ivica impulsa)

0 – Broje se impulsi internog oscilatora FOSC/4

* **TMR1ON – Timer 1 On bit**

1 – Rad tajmera TMR1 je omogućen

0 - Rad tajmera TMR1 nije omogućen

**Početna vrijednost TMR1**

Da bi **TMR1** radio kao sa najdužim periodom TTMR1 pri djelitelju 1:1 (bitovi **T1CKPS1**, **T1CKPS0**) početna vrijednost tajmera TMR1 mora biti nula, tj. **TRM1H = 0x00h** i **TRM1L = 0x00h**.

Vrijeme jednog ciklusa TTMR1 tajmera **TMR1** dato je izrazom:



(1)

Trajanje 1 ciklusa tajmera **TMR1** dobije se za: *Prescaler*= 1 (bitovi **T1CKPS1** = 0, **T1CKPS0** = 0), vrijednost **TMR1**= 0 i FOSC= 20 MHz.

Uvrštavanjem brojnih vrijednosti u (1) dobija se:



Dobijeni period TTMR1max  predstavlja ograničenje, pa faktor ispune ulaznih signala kojima je period manji od TTMR1max neće moći biti određen. U konkretnom slučaju za ulazne provougaoni signali sa frekvencijom manjom od 32 Hz faktor ispune neće moći biti određen po prdloženom algoritmu

Da bi tajmer **TMR1** bio konfigurisan po uslovima zadatka izgled **T1CON** registar je kao na slici.



T1CON = 0x01; // TMR1 u tajmer modu sa djeliteljem 1:1 od Fosc/4

**Konfiguracija CCP1 modula**

**CCP1** modul konfiguriše se preko **CCP1CON** registra, čiji je izgled prikazan na slici.



Bitovi **CCP11CON** registra za konfiguraciju **CCP1** modula u ovom zadatku imaju sljedeća značenja:

* **CCP1M3 – CCP1M0 ECCP Mode Select bits**



Prema uslovu zadatka CCP1 modul treba da radi u modu za prihvaranje (***caprure***) na svaku uzlaznu i silaznu ivicu impulsa na **RC2/CCP1** pinu, što odgovara kombinaciji bitova **CCP1M3 = 0, CCP1M2 = 1, CCP1M1 = 0** i **CCP1M0 = 1** i **CCP1M3 = 0, CCP1M2 = 1, CCP1M1 = 0** i **CCP1M0 = 0**.

Da bi **CCP1** modul bio konfigurisan po uslovima zadatka izgled **CCP11CON** registra je kao na slici.



CCP1CON = 0x05; // CCP1 modul u modu prihvatanja (capture) na svaku rastucu ivicu ulaznog impulsa



CCP1CON = 0x04; // CCP1 modul u modu prihvatanja (capture) na svaku opadajucu ivicu ulaznog impulsa

**Podešavanje interapt sistema CCP1 modul**

Da bi se **CCP1** modul kontrolisao u interapt režimu portebno je konfigurisati interapt sistem mikrokontrolera sa tri registra: **INTCON**, **PIE1** i **PIR1**.



Bitovi **INTCON** registra koje se odnose na tajmer **TMR1** i **CCP1** modul su:

* **GIE – Global Interrupt Enable bit**

1 – Omogućava **sve interapte** koji nisu zabranjeni svojim lokalnim kontrolnim IE (Interrupt Enable) bitom

0 – Zabranjuje sve interapte

* **PEIE – Peripheral Interrupt Enable bit**

1 – Omogućava **sve interapte izazvane periferijskim modulima**, a koji koji nisu zabranjeni svojim lokalnim kontrolnim IE bitom

0 – Zabranjuje sve interapte koji su izazvani od strane periferijskih modula

Bitovi **PIE1** registra koje se odnose na **CCP1** modul su:



* **CCP1IE - CCP1 Interrupt Enable bit**

1 – Omogućava se zahtijev za interapt od strane **CCP1** modula, koji se generiše pri promjeni stanja na I/O pinu **RC2/CCP1**

0 – Zabranjuje sve ovaj intarapt

Bitovi **PIR1** registra koje se odnose na **CCP1** modul su:



* **CCP1IF - CCP1 Interrupt Flag bit**

Capture (prihvatni) mod

1 – Došlo je do promjene logičkog stanja na I/O pinu **RC2/CCP1** i sadržaj tajmera **TMR1** je preslikan u **CCPR1** registar

0 – Nije došlo do preslikavanja sadržaj tajmera **TMR1** u **CCPR1** registar

Da bi se omogućio interapt od strane **CCP1** modula prema uslovima zadatka izgled **INTCON**, **PIE1** i **PIR1** registara je kao na slici.



INTCON = 0xA0; // Enable TMR0 interrupt



INTCON.GIE = 1; // Omoguciti interapte, bit GIE u INTCON registru

INTCON.PEIE = 1; // Omoguciti interapte periferala, bit PEIE u INTCON registru

PIE1.CCP1IE = 1; // Omoguciti interapt od strane CCP1 modula

PIE1.TMR1IE = 0; // Zabraniti interapt od strane tajmera TMR1

PIR1.CCP1IF = 0; // Obrisati CCP1IF

Rješenje zadatka

........