


CCP MODUL:16F887

- CCP modul je periferal koji omogućava određivanje vremena trajanja nekog događaja ili iniciranje nekog događaja nakon isketlog vremena
- **Capture (prihvativni) mod** – određuje vrijeme trajanja nekog događaja
- **Compare (poređenje) mod** – aktiviranje vanjskog događaja nakon isteklog vremenskog perioda
- **PWM mode** – generisanje širinsko impulsnih signala tj. signala sa promjenljivim odnosom signal/pauza
- Osnovni dio ovog modula je 16-bitni registar CCPR1 koji se koristi sa poređenje sa sadržajem 16-bitnog tajmera TMR1 ili za prihvatanje sadržaja TMR1 registra




CCP MODUL:16F887 - I/O pinovi

VDD	11	PIC16F8	30	RD7/P1D
Vss	12		29	RD6/P1C
RA7/OSC1/CLKIN	13		28	RD5/P1B
RA6/OSC2/CLKOUT	14		27	RD4
RC0/T1OSO/T1CKI	15		26	RC7/RX/DT
RC1/T1OSI/CCP2	16		25	RC6/TX/CK
RC2/P1A/CCP1	17		24	RC5/SDO
RC3/SCK/SCL	18		23	RC4/SDI/SDA
RD0	19		22	RD3
RD1	20		21	RD2

CCP MODUL:16F887 – PRIHVATNI MOD

- U ovom modu u CCPR1 registar će se kopirati trenutna vrijednost tajmera TMR1 u sljedećim slučajevima:
 - Na **svaku silaznu ivicu** impulsa na I/O pinu RC2/CCP1
 - Na **svaku uzlaznu ivicu** impulsa na I/O pinu RC2/CCP1
 - Na **svaku četvrtu uzlaznu ivicu** impulsa na I/O pinu RC2/CCP1
 - Na **svaku šesnaestu uzlaznu ivicu** impulsa na I/O pinu RC2/CCP1
- Pri tome moraju biti ispunjeni sljedeći uslovi:
 - Pin RC2/CCP1 mora de bude konfigurisan kao ulazni pin
 - Modul TMR1 mora da radi u tajmerskom režimu ili kao sinhroni brojač
- Kada dođe do kopiranja sadržaja tajmera TMR1 u CCPR1 registar setuje se fleg bit CCP1IF
- Prilikom kopiranja sadržaja tajmera TMR1 ne dolazi do njegovog resetovanja

CCP MODUL:16F887 – PRIHVATNI MOD



CCP MODUL:16F887 – PRIHVATNI MOD INICIJALIZACIJA

CLRF CCP1CON; isključiti CCP1 modul

CLRF TMR1H; obrisati viši bajt TMR1

CLRF TMR1L; obrisati niži bajt TMR1

CLRF INTCON; onemogućiti interapte

BSF STATUS, RP0; pristup Banci 1 zbog pristupa TRISC registru

BSF TRISC, CCP1; I/O pin RC2/CCP1 kao ulazni pin

CLRF PIE1; onemogućiti interapte od strane periferala

BCF STATUS, RP0; prebaciti se na Bank0

CLRF PIR1; obrisati CCP1IF fleg

MOVLW 0x06; mod hvatanja svake četvrte uzlazne

MOVWF CCP1CON; ivice impulsa na RC2/CCP1

BSF T1CON, TMR1ON; pokrenuti tajmer TMR1

Poredjenje_dogadjaja

BTFS S PIR1, CCP1IF; polling tehnika provjere da li se

GOTO Poredjenje_dogadjaja; desilo hvatanje svake četvrte uzlazne ivice
signalna pinu na RC2/CCP1


Hvatanje se desilo

BCF PIR1, CCP1IF ; obrisati CCPIF fleg prije sljedećeg hvatanja

CCP MODUL:16F887 – MOD POREĐENJA

- U ovom modu u sadržaj CCPR1 registara stalno se poredi sa trenutnom vrijednošću tajmera TMR1 i kada sadržaji ovih registara postanu jednaki desi se sljedeće:
 - I/O pin RC2/CCP1 promjeni stanje sa logičke nule na logičku jedinicu i setuje se interapt fleg CCP1IF
 - I/O pin RC2/CCP1 promjeni stanje sa logičke jedinice na logičku nulu i setuje se interapt fleg CCP1IF
 - Neće doći do promjene stanja I/O pin već se samo setuje CCP1IF
- Navedeni događaji zavise od stanja bitova CCP1M3, CCP1M2, CCP1M1, CCP1M0
- Kada CCP1 modu radi u modu poređenja dva uslova moraju biti ispunjena:
 - I/O pin RC2/CCP1 treba da bude definisan kao izlaz
 - Tajmer TMR1 mora da bude sinhronizovan sa signalom glavnog takta

CCP MODUL:16F887 – MOD POREĐENJA



CCP MODUL:16F887 – MOD POREĐENJA INICIJALIZACIJA

CLRF CCP1CON; isključiti CCP1 modul

CLRF TMR1H; obrisati viši bajt TMR1

CLRF TMR1L; obrisati niži bajt TMR1

CLRF INTCON; onemogućiti interapte

BSF STATUS, RP0; pristup Banci 1 zbog pristupa TRISC registru

BCF TRISC, CCP1; I/O pin RC2/CCP1 kao izlazni pin

CLRF PIE1; onemogućiti interapte od strane periferala

BCF STATUS, RP0; prebaciti se na Bank0

CLRF PIR1; obrisati CCP1IF fleg

MOVLW 0x08; mod poređenja sadržaja registara

MOVWF CCP1CON; TMR1 i CCP1

BSF T1CON, TMR1ON; pokrenuti tajmer TMR1

Poredjenje_dogadjaja

BTFS S PIR1, CCP1IF; polling tehnika provjere da li se


GOTO Poredjenje_dogadjaja; desilo izjednačavanje sadržaja
registara TMR1 i CCP1

Izjednačavanje se desilo


BCF PIR1, CCP1IF; Obrisati CCPIF fleg prije sljedećeg izjednačavanja sadržaja
registara

CCP MODUL:16F887 – PWM MOD

- U ovom modu CCP modul generiše širinsko impulsno modulisane signale tj. signala sa promjenljivim odnosom signal/pauza (D – Duty Cycle). Rezolucija PWM signala je 10-bitna
- Ovako modulisani signali često se koriste za upravljanje pretvaračima energetske elektronike u cilju kontrole snage potrošača




$$D = \frac{T_{on}}{T}$$




CCP MODUL:16F887 – PWM MOD

Dobijanje sinusnog signala iz PWM povorke impulsa



CCP MODUL:16F887 – PWM MOD



CCP MODUL:16F887 – PWM MOD

- Kada se izjednače sadržaji TMR2 i PR2 registra sljedeći događaji se dese u narednom ciklusu tajmera TMR2:
- Sadržaj регистра TMR2 se obriše (**TMR2=0**)
- I/O pin **RC2/CCP1** postane **logička jedinica** (sem u slučaju da je PWM faktor ispune D = 0%)
- Sadržaj регистра CCP1L kojim se određuje faktor ispune D prekopira se u CCP1H registar
- Period PWM signala određena je vrijednošću PR2 registra i računa se preko sljedeće jednačine:

$$T_{PWM} = (PR2+1) \times 4 \times T_{osc} \times \text{djelitelj TMR2}$$

CCP MODUL:16F887 – PWM MOD


- Vrijeme trajanja ispune u PWM signalu T_{ON} određeno je sadržajem registra **CCPR1L** i dva dodatna bita **DC1B1** i **DC1B0** (10 - bitna vrijednost)
- Kad se sadržaj **CCPR1H** registra sa dva dodatna bita **DC1B1** i **DC1B0** izjednači sa sadržajem **TMR2** registra i njegova dva dodatna bita **T2CKPS1** i **T2CKPS0** završava se trajanje ispune u PWM signalu i I/O pin **RC2/CCP1** postane **logička nula**
- Vrijeme trajanja PWM signala računa se preko sljedeće jednačine:

$$T_{ON} = [(CCPR1L, DC1B1, DC1B0) \times T_{osc} \times \text{djelitelj TMR2}]$$

- Maximalna rezolucija PWM signala (broj bitova) za datu frekvenciju PWM signala računa se pomoću sljedeće formule:

$$\text{Rezolucija} = \frac{\log\left(\frac{F_{osc}}{F_{PWM}}\right)}{\log 2} = \frac{\log[4 \cdot (PR2 + 1)]}{\log 2} \text{ bitova}$$

CCP MODUL:16F887 – PWM MOD



PWM MOD:16F887 – VREMENSKA REZOLUCIJA

- Minimalna vremenska rezolucija (uticaj promjene LSB bita na ΔT_{ON} u faktoru ispune) PWM signala zavisi od konfiguracije djelitelja tajmera TMR2

Vrijednost djeljenja	T2CKPS1:T2CKPS0	Minimalna rezolucija (vrijeme)
1	00	T_{osc}
4	01	T_{cy}
16	1X	$4*T_{cy}$

PWM MOD:16F887 – BITOVSKA REZOLUCIJA

- Bitovska rezolucija PWM signala odnosi se na maksimalni broj različitih vrijemena trajanje PWM signala T_{ON} koji se mogu dobiti sa određenim brojem bitova u toku jednog perioda T_{PWM}
- 10-bitna rezolucija znači da vrijeme trajanje PWM signala T_{ON} može imati 1024 različite vrijednosti ($2^{10} = 1024$)
- 8-bitna rezolucija znači da vrijeme trajanje PWM signala T_{ON} može imati 1024 različite vrijednosti ($2^8 = 256$)
- Maksimalna 10-bitna PWM rezolucija dobija se za $PR2 = 255$

PWM MOD:16F887 – BITOVSKA REZOLUCIJA

Frekvencija i rezolucija PWM signala za **Fosc = 20 MHz**

PWM frekvencija	1.22 kHz	4.88 kHz	19.53 kHz	78.12 kHz	156.3 kHz	208.3 kHz
Dijelitelj TMR2 (1, 4, 16)	16	4	1	1	1	1
Vrijednost PR2	0xFF	0xFF	0xFF	0x3F	0x1F	0x17
Max. Rezolucija (bita)	10	10	10	8	7	6.6

Frekvencija i rezolucija PWM signala za **Fosc = 8 MHz**

PWM frekvencija	1.22 kHz	4.90 kHz	19.61 kHz	76.92 kHz	156.85 kHz	200.0 kHz
Dijelitelj TMR2 (1, 4, 16)	16	4	1	1	1	1
Vrijednost PR2	0x65	0x65	0x65	0x19	0x0C	0x09
Max. Rezolucija (bita)	8	8	8	6	5	5

CCP MODUL:16F887 – PWM MOD - PRIMJER

Zadana frekvencija PWM signala $f_{\text{PWM}} = 78.125 \text{ kHz}$, $F_{\text{OSC}} = 20 \text{ MHz}$, TMR2 djelitelj = 1.
Odrediti nepoznatu vrijednost PR2 registra ($\text{PR2}=?$)

Period PWM signala: $T_{\text{PWM}} = [(\text{PR2}) + 1] \cdot 4 \cdot T_{\text{osc}} \cdot \text{TMR2 djelitelj}$

$$1/78.125 \text{ kHz} = [(\text{PR2}) + 1] \cdot 4 \cdot 1/20 \text{ MHz} \cdot 1$$

$$12.8 \text{ ms} = [(\text{PR2}) + 1] \cdot 4 \cdot 50 \text{ ns} \cdot 1$$

$$\text{PR2} = 63$$

Odrđiti maksimalnu rezoluciju faktora, $\text{PWM}_{\text{REZ}} = ?$

$$\text{Rezolucija} = \frac{\log\left(\frac{F_{\text{osc}}}{F_{\text{PWM}}}\right)}{\log 2} = \frac{\log[4 \cdot (\text{PR2} + 1)]}{\log 2} \text{ bitova}$$

$$\text{Rezolucija} = \frac{\log[4 \cdot (63 + 1)]}{\log 2} = 8 \text{ bitova}$$

CCP MODUL:16F887 – CCP1CON REGISTAR

CCP1CON	R/W (0)							
	P1M1	P1M0	DC1B1	DC1B0	CCP1M3	CCP1M2	CCP1M1	CCP1M0

- **P1M1, P1M0 – PWM Output Configuration bits**

Ako su bitovi CCP1M3 i CCP1M2 = 00, 01, 10

XX – stanje ovih bitova ne utiče na rad CCP1 modula. I/O pin P1A konfigursan je kao ulaz/izlaz CCP modula zavisno od toga da li CCP modul radi u modu prihvatanja (capture) ili modu poređenja (compare). Ostali I/O pinovi P1B, P1C, P1D mogu se konfigurisati kao standardni I/O pinovi PORTD

CCP MODUL:16F887 – CCP1CON REGISTAR

P1M1, P1M0 – PWM Output Configuration bits

P1M1	P1M0	Način rada PWM moda
0	0	PWM sa jednim izlazom Na pinu P1A se pojavljuje PWM signal Pinovi P1B, P1C i P1D su I/O pinovi PORTD
0	1	Mosna – forward konfiguracija Na pinu P1D se pojavljuje PWM signal. Pin P1A stalno uključen. Pinovi P1B, P1C isključeni
1	0	Polumosna konfiguracija Na pinovima P1A i P1B se pojavljuje PWM signal. Pinovi P1C i P1D su I/O pinovi PORTD
1	1	Mosna – reverse konfiguracija Na pinu P1B se pojavljuje PWM signal. Pin P1C stalno uključen. Pinovi P1A, P1D isključeni

CCP MODUL:16F887 – CCP1CON REGISTAR

- **DC1B1, DC1B0 - PWM Duty Cycle Least Significant bits**

Mod prihvatanja (Capture)

Nemaju nikakvog uticaja na rad CCP1 modula

Mod poređenja (Compare)

Nemaju nikakvog uticaja na rad CCP1 modula

PWM mod (PWM mode)

Ovi bitovi predstavaljaju dva bita najmanje težine u 10-bitnom broju. Koriste se za određivanje vremena trajanja PWM impulsa T_{ON} . Ostalih 8 bitova nalaze se u CCPR1L registru

CCP MODUL:16F887 – CCP1CON REGISTAR

- **CCP1M3 – CCP1M0 ECCP Mode Select bits**

CCP1 M3	CCP1 M2	CCP1 M1	CCP1 M0	Način rada CCP1 modula
0	0	0	0	Pad modula je onemogućen
0	0	0	1	Ne koristi se
0	0	1	0	Mod za poređenje (compare) Izlaz mijenja stanje i setuje se bit CCP1IF
0	0	1	1	Ne koristi se
0	1	0	0	Mod za prihvatanje (capture) Na svaku silaznu ivicu impulsa na RC2/CCP1
0	1	0	1	Mod za prihvatanje (capture) Na svaku uzlaznu ivicu impulsa na RC2/CCP1
0	1	1	0	Mod za prihvatanje (capture) Na svaku četvrtu uzlaznu ivicu impulsa na RC2/CCP1

CCP MODUL:16F887 – CCP1CON REGISTAR

- **CCP1M3 – CCP1M0 ECCP Mode Select bits**

CCP1 M3	CCP1 M2	CCP1 M1	CCP1 M0	Način rada CCP1 modula
0	1	1	1	Mod za prihvatanje (capture) Na svaku šesnaestu izašlaznu ivicu impulsa na RC2/CCP1
1	0	0	0	Mod za poređenje (compare) Prilikom izjednačavanja izlaz se setuje (1) i setuje se bit CCP1IF
1	0	0	1	Mod za poređenje (compare) Prilikom izjednačavanja izlaz se resetuje (0) i setuje se bit CCP1IF
1	0	1	0	Mod za poređenje (compare) Prilikom izjednačavanja dolazi do zahtjeva za interapt setuje se CCP1IF, a pin CCP1 ne mjenja stanje

CCP MODUL:16F887 – CCP1CON REGISTAR

- CCP1M3 – CCP1M0 ECCP Mode Select bits


CCP1 M3	CCP1 M2	CCP1 M1	CCP1 M0	Način rada CCP1 modula
1	0	1	1	Mod za poređenje (compare) Prilikom izjednačavanja setuje se bit CCP1IF sadržaj TMR1 ili TMR2 se briše
1	1	0	0	PWM mod (PWM mode) Pinovi P1A i P1C su aktivni na visokom nivou Pinovi P1B i P1D su aktivni na visokom nivou
1	1	0	1	PWM mod (PWM mode) Pinovi P1A i P1C su aktivni na visokom nivou Pinovi P1B i P1D su aktivni na niskom nivou

CCP MODUL:16F887 – CCP1CON REGISTAR

- **CCP1M3 – CCP1M0 ECCP Mode Select bits**

CCP1 M3	CCP1 M2	CCP1 M1	CCP1 M0	Način rada CCP1 modula
1	1	1	0	PWM mod (PWM mode) Pinovi P1A i P1C su aktivni na niskom nivou Pinovi P1B i P1D su aktivni na visokom nivou
1	1	1	1	PWM mod (PWM mode) Pinovi P1A i P1C su aktivni na niskom nivou Pinovi P1B i P1D su aktivni na niskom nivou

CCP2 MODUL:16F887 – MOD POREĐENJA



CCP2 MODUL:16F887 – CCP2CON REGISTAR

CCP2CON	R/W (0)							
	-	-	DC2B1	DC2B0	CCP2M3	CCP2M2	CCP2M1	CCP2M0

- **DC2B1, DC2B0 - PWM Duty Cycle Least Significant bits**

Mod prihvatanja (Capture)

Nemaju nikakvog uticaja na rad CCP2 modula

Mod poređenja (Compare)

Nemaju nikakvog uticaja na rad CCP2 modula

PWM mod (PWM mode)

Ovi bitovi predstavaljaju dva bita najmanje težine u 10-bitnom broju. Koriste se za određivanje vremena trajanja PWM impulsa T_{ON} . Ostalih 8 bitova nalaze se u CCPR2L registru

CCP2 MODUL:16F887 – CCP2CON REGISTAR

- CCP2M3 – CCP2M0 ECCP Mode Select bits

CCP2 M3	CCP2 M2	CCP2 M1	CCP2 M0	Način rada CCP2 modula
0	0	0	0	Pad modula je onemogućen
0	0	0	1	Ne koristi se
0	0	1	0	Ne koristi se
0	0	1	1	Ne koristi se
0	1	0	0	Mod za prihvatanje (capture) Na svaku silaznu ivicu impulsa na RC1/CCP2
0	1	0	1	Mod za prihvatanje (capture) Na svaku uzlaznu ivicu impulsa na RC2/CCP1
0	1	1	0	Mod za prihvatanje (capture) Na svaku četvrtu uzlaznu ivicu impulsa na RC1/CCP2

CCP2 MODUL:16F887 – CCP2CON REGISTAR

- CCP2M3 – CCP2M0 ECCP Mode Select bits

CCP1 M3	CCP1 M2	CCP1 M1	CCP1 M0	Način rada CCP1 modula
0	1	1	1	Mod za prihvatanje (capture) Na svaku šesnaestu uzlaznu ivicu impulsa na RC1/CCP2
1	0	0	0	Mod za poređenje (compare) Prilikom izjednačavanja izlaz se setuje (1) i setuje se bit CCP1IF
1	0	0	1	Mod za poređenje (compare) Prilikom izjednačavanja izlaz se resetuje (0) i setuje se bit CCP1IF
1	0	1	0	Mod za poređenje (compare) Prilikom izjednačavanja dolazi do zahtjeva za interapt setuje se CCP1IF, a pin CCP1 ne mjenja stanje

CCP2 MODUL:16F887 – CCP2CON REGISTAR


- CCP2M3 – CCP2M0 ECCP Mode Select bits

CCP2 M3	CCP2 M2	CCP2 M1	CCP2 M0	Način rada CCP2 modula
1	0	1	1	Mod za poređenje (compare)
				Prilikom izjednačavanja setuje se bit CCP2IF sadržaj TMR1 se briše i počinje proces A/D konverzije ako je dozvoljen
1	1	X	X	PWM mod (PWM mode)


CCP1 MODUL:16F887 – UNAPRIJEĐENI PWM MOD

- Ovaj mod podržava samo CCP1 modul
- U ovom modu moguće je generisati PWM signal na četiri različita I/O pina sa 10-bitnom rezolucijom
- Moguće je ostvariti četiri različita PWM moda:
 - Jednostruki PWM mod
 - PWM mod za polumosnu konfiguraciju pretvarača
 - Forward PWM mod za mosnu konfiguraciju pretvarača
 - Backward PWM mod za mosnu konfiguraciju pretvarača



CCP1 MODUL:16F887 – UNAPRIJEĐENI PWM MOD





CCP1 MODUL:16F887 – UNAPRIJEĐENI PWM MOD




CCP1 MODUL:16F887 – JEDNOSTRUKI PWM MOD



CCP1 MODUL:16F887 – POLUMOSNI PWM MOD




CCP1 MODUL:16F887 – POLUMOSNI PWM MOD





P1M1,P1M0 = 10

P1A Modulisan



P1B Modulisan



CCP1 MODUL:16F887 – MOSNI FORWARD PWM MOD



CCP1 MODUL:16F887 – MOSNI BACKWARD PWM MOD



CCP MODUL:16F887 – PWM1CON REGISTAR

PWM1CON	R/W (0)							
	PRSEN	PDC6	PDC5	PDC4	PDC3	PDC2	PDC1	PDC0

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0

- **PRSEN - PWM Restart Enable bit**

1- Nakon prestanka uzroka koji su doveli do prinudnog zaustavljanja, PWM modul se automatski restartuje i resetuje se bit ECCPASE

0 – Da bi se PWM modul ponovo pokrenuo poslije prinudnog zaustavljanja, bit ECCPASE mora se softverski obrisati

- **PDC6:PDC0 - PWM Delay Count bit**

Sedmocifreni binarni broj koji određuje broj instrukcijskih ciklusa ($4 * T_{osc}$) koji se dodaju kao zadrška (“mrtvo vrijeme”) kod generisanja PWM impulsa

CCP MODUL:16F887 – PSTRCON REGISTAR

PSTRCON	-	-	-	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (1)
	Bit 7	Bit 6	Bit 5	STRSYNC	STRD	STRC	STRB	STRA

- **STRSYNC - Steering Sync bit**

1- Do preusmjeravanja dolazi nakon izmjene sadržaja ovog registra, ali tek nakon završetka kompletног PWM ciklusa

0 – Do preusmjeravanja dolazi odmah nakon izmjene sadržaja PSTRCON registra

- **STRD – Steering enable bit D**

1 – Na pinu P1D pojavljuje se PWM signal čiji je polaritet određen sa bitovima CCP1M1 i CCP1M0

0 - Pin P1D se ponaša kao univerzalni I/O pin PORTD

CCP MODUL:16F887 – PSTRCON REGISTAR

- **STRC – Steering enable bit C**

1 – Na pinu P1C pojavljuje se PWM signal čiji je polaritet određen sa bitovima CCP1M1 i CCP1M0

0 - Pin P1C se ponaša kao univerzalni I/O pin PORTD

- **STRB – Steering enable bit B**

1 – Na pinu P1B pojavljuje se PWM signal čiji je polaritet određen sa bitovima CCP1M1 i CCP1M0

0 - Pin P1B se ponaša kao univerzalni I/O pin PORTD

- **STRA – Steering enable bit A**

1 – Na pinu P1A pojavljuje se PWM signal čiji je polaritet određen sa bitovima CCP1M1 i CCP1M0

0 - Pin P1A se ponaša kao univerzalni I/O pin PORTC

CCP MODUL:16F887 – PWM MOD INICIJALIZACIJA

CLRF CCP1CON; isključiti CCP1 modul

CLRF TMR2; obrisati TMR2

MOVLW 0x7F;

MOVWF PR2;

MOVLW 0x1F;

MOVWF CCPR1L; faktor ispune D = 25%

CLRF INTCON; onemogućiti sve interapte

BSF STATUS, RP0; pristup Banci 1 zbog pristupa TRISC registru

BCF TRISC, PWM1; I/O pin RC2/CCP1 kao izlazni pin

BCF STATUS, RP0; pristup Banci 0 zbog pristupa PIR1 registru

CLRF PIR1; obrisati interapt flegove od strane periferalna

MOVLW 0x2C; PWM mod, 2 LSB bita faktora ispune = 10

MOVWF CCP1CON;

BSF T2CON, TMR2ON; pokrenuti tajmer TMR1

PWM_Period_Match

BTFS S PIR1, TMR2IF

GOTO PWM_Period_Match

Osvježavanje PWM perioda i faktora ispune

BCF PIR1, TMR2IF; Obrisati TMR2IF fleg prije sljedećeg osvježavanja